阻抗控制微带线
从模组射频引脚到天线端口的微带线或共面波导应保持 50 Ω 特性阻抗，线宽、铜厚、介质厚度与介电常数共同决定阻抗。偏离会导致额外反射与损耗。高频段（如 LTE 高 band 与 NR）上，弯角宜采用圆弧或切角而非直角，减少辐射与阻抗不连续。差分线若用于高速数字接口，也应与 RF 分区隔离，避免串扰。
参考地与回流
射频信号返回电流沿最小电感路径在参考地平面流动，若走线下方地平面被分割或存在长槽，回流路径被迫绕远，形成等效电感与辐射。模组下方应保证完整接地平面，必要时用密集地过孔缝合。数字与模拟地分割需谨慎，错误分割可能导致共模噪声与杂散。蜂窝模组附近避免布高速开关电源与晶振走线，降低近场耦合。
分区与屏蔽
典型布局将 PA、滤波器与天线端置于 RF 区，数字基带与电源管理在另一区，二者通过屏蔽罩或物理距离隔离。天线净空区应无金属、无大铜面与无磁性元件。若使用弹片天线，焊盘与馈点位置应严格按模组参考设计，避免随意拉长走线。
可制造性
量产时需考虑阻抗公差：层压厚度偏差会使阻抗漂移，可在设计中心值上留裕量。阻抗测试条可放在板边供工艺监控。对于二阶 HDI 等复杂板，过孔残桩与背钻可能影响高频性能，应与板厂沟通。
工程实践补充
针对「PCB 射频走线」的跨团队协同：硬件提供阻抗与电源预算，射频提供杂散与灵敏度余量，嵌入式明确线程模型与存储寿命，云端明确 SLA 与限流。对 NB-IoT 等场景，业务模型需与唤醒周期、包长与下行容量匹配；对车载与移动场景，需考虑切换与漫游时的会话保持。项目收尾做一次「红队」式复盘：弱网、掉电、证书过期、时钟跳变与存储写满是否都有定义行为。
参考地开槽对回流电感的影响
模组射频脚到天线的走线，技术上是一段受控阻抗的传输线，常见目标是 50 欧姆的微带或共面波导。线宽、介质厚度、铜厚和介电常数一起决定阻抗；走线下方的参考地决定回流走哪条路。地平面被开槽、被连接器挖空或在换层时没有就近过孔，回流就得绕远，等效串联电感上升，高频段反射变大，辐射也从槽缝漏出。这和数字地分割不是同一件事：数字分割讨论的是噪声域，射频回流讨论的是这条传输线自己的返回路径必须完整。
使用条件写在叠层里而不是写在原理图备注里。板厂的层压厚度有公差，同一线宽在不同批次上阻抗会漂。高频弯折要用圆弧或切角，直角在高 band 上既是阻抗台阶也是辐射点。模组参考设计给出的馈点、地过孔圈和天线净空若被连接器或电池仓侵占，后面的匹配网络只能补偿一部分，补偿不了结构上的净空损失。
层压公差与测试条误读
常见失误是只在仿真里把阻抗调到中心值，不留层压偏差，首件用网络分析仪一看就在规格边缘。板边测试条若和射频线不在同一层、同一线宽，用测试条判定整板合格会误放行。另一类错误是在射频正下方走开关电源或晶振，近场耦合进接收带，表现为灵敏度随数字业务忙闲变化，换天线也不消失。共面波导的地缝宽度被阻焊和铜厚吃掉后，实际阻抗和计算值不一致，却仍按仿真表贴匹配元件。
过孔残桩在较高频段会形成谐振，二阶板若没和板厂约定背钻或叠层，杂散会在某个信道上突然变差。屏蔽罩焊盘若压到射频线的参考地上，还可能把回流掐断。布局原则应和 屏蔽与接地 一起评审；走线改版后发射功率是否仍落在模板内，要回到 射频量产校准 的同一套频点上复测，不能只看驻波。
改板时要核对叠层编号有没有跟着变。线宽是按某一层的介质厚度算出来的，板厂若把射频线所在层和相邻地对调，原理图完全一样，阻抗却整体偏移。换层过孔应成对出现在走线两侧，只打一个地过孔等于让回流在换层处绕路。天线净空区内的铺铜即使打了地过孔，仍会把方向图拉偏，不能用「已经接地」当作可以铺铜的理由。阻焊厚度和铜箔公差要向板厂要实际范围，仿真只用标称介电常数会把匹配网络的元件值定死，首件调试时发现要改贴片，模具和钢网却已经按旧焊盘开出。产线阻抗条应与射频线同层、同线宽、同阻焊，否则条上的合格不能代表馈线合格。阻抗条和馈线不在同层时，条上的读数不能作为放行依据。